Arne Grävemeyer
Aktuelle Mikrochips umfassen nicht selten Milliarden Transistoren, zig Millionen logische Gatter und viele Tausend Speicherblöcke auf der Fläche eines Fingernagels. Leitungsverbindungen auf engstem Raum zwischen den Komponenten summieren sich zu zig Kilometern. Bisher ließ sich der Prozess des Floorplanning, also die Platzierung der wesentlichen Blöcke während des Chipentwurfs, nicht automatisieren. Jetzt hat ein Team des Deep-Learning-Projekts Google Brain unter der Leitung von Azalia Mirhoseini eine KI-Lösung vorgestellt, die diesen Schritt übernimmt.
10.000 Beispiele gelernt
Die Forscher trainierten ein Convolutional Neural Network mit 10.000 Chipdesigns sowie Bewertungen zu deren Leistungen. Als Eingabe verlangt ihre KI eine Aufzählung der zu platzierenden Funktionsblöcke wie etwa Speichersubsystem, Recheneinheit oder Steuerungslogik. Jeder dieser Blöcke besteht wiederum aus einer Vielzahl von Einzelkomponenten und erfordert die Verdrahtung mit ander