vimarsana.com


Imperas Leads The RISC-V Processor Verification Ecosystem
Verification IP extended with Floating-Point architectural validation test suites based on golden reference model and coverage-based development.
Oxford, United Kingdom, January 25th, 2021 — Imperas Software Ltd., the leader in RISC-V processor verification technology, today announced the latest addition to the Imperas RISC-V Verification IP (VIP) solutions with the Floating-Point architectural validation test suites covering the RISC-V Specifications for 32bit Single-Precision (32F), 64bit Single-Precision (64F), and 64bit Double-Precision (64D). These tests extend the current Imperas range of tests for ratified and near-ratified specifications tests, and complement the de facto industry adoption of the Imperas RISC-V verification reference model.

Related Keywords

United Kingdom ,Simon Davidmann ,Youtube ,Imperas Software Ltd ,Intel Floating Point ,Single Precision Floating Point ,Double Precision Floating Point ,New Test ,Bit Manipulation ,Extendable Platform Kits ,Stream Generator ,Cadence Xcelium ,Mentor Questa ,Imperas Software ,Imperas Floating Point ,Cadence Palladium ,Mentor Veloce ,Open Virtual Platforms ,ஒன்றுபட்டது கிஂக்டம் ,வலைஒளி ,இன்டெல் மிதக்கும் பாயஂட் ,ஒற்றை ப்ரிஸிஶந் மிதக்கும் பாயஂட் ,இரட்டை ப்ரிஸிஶந் மிதக்கும் பாயஂட் ,புதியது சோதனை ,பிட் கையாளுதல் ,ஸ்ட்ரீம் ஜெநரேடர் ,வழிகாட்டி குஸ்டா ,கேடென்ஸ் பல்லேடியம் ,வழிகாட்டி திசைவேகம் ,திறந்த மெய்நிகர் தளங்கள் ,

© 2025 Vimarsana

vimarsana.com © 2020. All Rights Reserved.